C-3

Ge 基板上に成膜した CVD SiO₂膜の低温熱処理効果

The low temperature annealing effects on electric properties of PECVD SiO₂ film fabricated on Ge substrate. ○常清悠介¹ 山崎拓也¹ 高橋芳浩²

^{*}Yusuke Tsunekiyo¹, Takuya Yamazaki¹, Yoshihiro Takahashi²

Abstract: The annealing effects on electric properties of PECVD SiO_2 film fabricated on Ge substrate have been investigated. Leakage current and density of interface states could be reduced by low temperature annealing in O_2 . It was also found that high density of hole traps were distributed in the film.

<u>1. はじめに</u>

Si(シリコン)は熱的安定性を持ち,また絶縁性,界面特性に優れた酸化膜が容易に成膜可能などの理由から半 導体デバイスで多用されている.しかし,デバイス縮小化に伴いゲート絶縁膜が過剰な薄膜化が進み,膜厚が原 子層レベルに近付いているため物理的に限界が近付いている.また近年小型の情報端末機が市場の主流になっ ている.これに伴い,低電力で動作可能なデバイスが求められている.

近年、ポストSiの材料として再度Ge(ゲルマニウム)が注目されている.Geは、Siと同じIV族半導体であり、Si に比べ電子移動度、正孔移動度が共に数倍高い、またバンドギャップがSiよりも小さいため低電力で動作可能 などがその理由として挙げられる.しかし、GeはSiに比べ、耐熱性が劣っており、Ge-酸化膜界面でのGeO(一酸 化ゲルマニウム)昇華が400℃以上で生じる.そのため従来の高温プロセスを用いた絶縁膜の成膜は困難である. ¹¹またGeは希少金属の一種であり高価な物質であるという欠点も有する.これまで我々は、基板ストレス低減 のためプラズマ CVD (PECVD: Plasma-Enhanced Chemical Vapor Deposition)カソードカップリング方式を用い た短時間、かつ低温で成膜した絶縁膜の電気的特性評価を行ってきた.^[2]今回はGe基板上にプラズマ CVD 法に より成膜したSiO₂膜(二酸化ケイ素)をゲート絶縁膜としたMIS構造を作製した後、熱処理を施すことで電気的 特性の改善を試みた.

<u>2. 実験方法</u>

図1に実験フローチャートを示す.p形Ge基板(ρ =0.332~0.39 Ωcm)に対し,工業用半導体洗浄液であるセミコクリーン23(フ ルウチ化学(株)製)を用い超音波洗浄を5min行った後に,プラズ マ CVD 装置を用いてSiO₂膜を成膜した.SiO₂膜の成膜にはN₂ をキャリアガスとして導入したTEOS(Tetra Ethyl Ortho Silicate:Si(OC₂H₅)₄)をプラズマにより分解させ,反応ガスと してO₂を用いることで成膜を行った.(図2参照)エリプソメ トリー法により絶縁膜厚を測定した後,ゲート電極として真 空蒸着法により直径300µmのAI電極を蒸着しMIS構造を作 製した.作製された試料に対し,リーク電流特性,容量-電圧 特性の測定を行い,後に同一素試料に対しO₂雰囲気中で200, 250 ℃の熱処理(再酸化)を各々60 min 施し,各処理後におい て電気的特性を評価した.



Figure1.Experiment flow



1:日大理工・院・電子 2:日大理工・教員・子情

3. 実験結果

成膜後の SiO₂の膜厚は 17 nm であった.

図3に熱処理前後における試料のリーク電流特性を示す.熱処 理前の試料において,低電界領域のリーク電流特性は約10⁸ A/cm², 絶縁破壊耐圧は,7MV/cmであった.なお,250 ℃以下の熱処理で は絶縁特性に大きな変化は見られなかった.

図4に熱処理前の試料,図5に250℃の熱処理後のC-V特性を 各々示す.反転領域において低周波数になるほど容量値が上昇し ている.これはGe基板のバンドギャップが狭いためである.高周 波C-V特性(1MHz)と準静的C-V(Quasi-Static C-V)の結果を用い High-Low法によって界面準位密度(Dit)を評価した結果を図6に示 す.真性フェルミレベル近傍でDitが最小になること,また熱処理 により全エネルギー範囲においてDitは増加する傾向にあること が分かった.熱処理によってDitが増加した理由は,O2雰囲気中に より熱処理を施したことでGe-SiO2の界面において再酸化され, GeO2が成膜されたと考えられる.このGeO2によってSiO2のネッ トワークが破壊されてしまったためDitが増加したと考えている. ただし,今後,組成比分析などによる詳細な検討が必要である.

図7に熱処理前の試料のヒステリシス特性を示す. 負のゲート 電圧印加により, C-V カーブは大きく負方向にシフトしていること がわかる. これは絶縁膜中の電荷トラップへの正孔捕獲が原因で ある. また, ヒステリシス幅の大きさから多量の電荷トラップが 存在していることがわかる. デバイスの電気的特性安定化のため には, 電荷トラップ密度の低減が必要である.

<u>4.まとめ</u>

Ge 基板に成膜したプラズマ CVD SiO₂ 膜の熱処理による電気的 特性の改善を試みた. その結果, O₂雰囲気中における比較的低温な 熱処理では絶縁特性. 界面特性共に大きな変化は確認できなかっ た. 一方, ヒステリシス特性よりプラズマ CVD SiO₂ 膜には高密度 の正孔トラップが存在していることを確認し, Ge デバイスのゲー ト絶縁膜としてプラズマ CVD SiO₂ 膜を適用する際には, この電荷 トラップ密度の低減が重要であることが分かった.

5.参考文献

[1]:伊藤公平:「Geの材料物性-Siとの比較」電子情報通信学会 (2009-6)

[2]: 今川良:「プラズマ CVD を用いた MOSFET の作成と評価」 平成 18 年度卒業論文



Figure3. Leakage current properties



Figure 4. C-V characteristics (as-depo)



Figure 6. Distribution of dencity of interface trap (Dit)



Figure 7. C-V hysteresis characteristic (as-depo)