

能動的樹状突起モデルの IC 化に対する検討  
 A Study on Layout Pattern of Active Dendrite Model for IC Design

○大場健太<sup>1</sup>, 大瀧光彦<sup>2</sup>, 関根好文<sup>3</sup>

\*Kenta Oba<sup>1</sup>, Mitsuhiko Otaki<sup>2</sup>, Yoshifumi Sekine<sup>3</sup>

Abstract: In the research on the synaptic plasticity which is a basic process of learning or memory, STDP (Spike Timing Dependent synaptic Plasticity) generates between an excitatory input of pre-synaptic neuron and back-propagation of active potential to dendrite of post-synaptic neuron by physiological experiments. The purpose of our research is construction of the electronic circuit model that can cause STDP which is the learning function and memory function of a living body. we study the layout design of the active dendrite model by the difference between linear resistance and non-linear resistance. As a result, we show that the area of the layout pattern could lower by using non-linear resistance.

1. まえがき

我々は、生体の高次情報処理機能に着目し、記憶・学習の基礎課程である STDP(Spike-Timing Dependent synaptic Plasticity) [1]特性を有するハードウェアニューロンモデルの工学的応用についての研究を行っている。我々は、先に STDP 特性を有する能動的樹状突起モデルを提案した[2]。

本稿では、先に提案した能動的樹状突起モデルの IC 化について検討を行ったので報告する。

2. 本論

図 1 に、今回検討に用いたハードウェアニューロンモデルの概略図を示す。同図は、細胞体モデル(Cell Model), 能動的樹状突起モデル(Active dendrite Model), 及びシナプスモデル(図中▲)により構成したニューロンモデルで能動的樹状突起モデルとしては逆伝搬特性を有するモデルとし、集中定数で近似した section 数  $N$  個で複数本並列に接続した回路モデルとした。同図は各シナプスモデルに前ニューロンの出力に相当するパルス電圧  $V_{pre}$  を入力すると、 $V_{pre}$  を受けた樹状突起が興奮性シナプス後電位を発生し、細胞体を発火させ、逆伝搬活動電位  $V_{post}$  を樹状突起へ伝搬する構造とした。






Figure 1. Schematic diagram of neuron model.

図 2 に、今回検討に用いた能動的樹状突起モデル 1 section の回路図を示す。図 2(a)は全体の概略図で、図中の  $G_{M2}$  端子の電圧を、図 2(b)に示すゲート電圧制御回路 (Gate Voltage Control Circuit)によって制御する構成である。



(a) Schematic diagram of one section of a active dendrite model.



(b) Gate voltage control circuit.

Figure 2. Active dendrite model.

図 3(a)に今回設計した図 2 の回路のレイアウト図を示す. 同図は, CMOS1.2 $\mu\text{m}$  プロセスルールを用いてレイアウト設計を行った. 図中, 抵抗  $R_{g1D}$ ,  $R_{g2D}$  をポリシリコンで構成したレイアウト図である. 本レイアウト図では抵抗が全体の面積の 40%を占めている. 次に, 面積の削減のため, 抵抗  $R_{g1D}$ ,  $R_{g2D}$  を MOS 抵抗に置き換えることを考えた.

図 3(b)は, MOS 抵抗を用いて設計したレイアウト図である. ポリシリコン抵抗を MOS 抵抗に置き換えたことによって抵抗の面積を約 3/100 に削減でき能動的樹状突起モデル全体の占有面積が線形抵抗を使った場合よりも 55%削減できることを示している.






Figure 3. An example of layout pattern of Fig.2.

図 4 に, 抵抗  $R_{g1D}$ ,  $R_{g2D}$  を MOS 抵抗に変えたときの能動的樹状突起モデルの活動電位  $V_m$  の出力波形の変化特性の一例を示す. 図中, 横軸は時間, 縦軸は活動電位  $V_m$  を示している. 同図は, MOS 抵抗を用いた時でもレセプター部の活動電位  $V_m$  が  $V_{post}$  と  $V_{pre}$  の入力時間差によって変化することを示している. 同図は, オンセミコンダクタ社の 1.48 $\mu\text{m}$  CMOS 標準プロセス(BSIM level28)の MOSFET のモデルに則った結果である. 図 4(a)は,  $V_{pre}$  を入力後,  $V_{post}$  が到達した場合,  $V_m$  が増加し, 長期増強 LTP を誘発することを示している. 図 4(b)は  $V_{post}$  が到達後,  $V_{pre}$  を入力した場合  $V_m$  が減少し, 長期抑圧 LTD が誘発されることを示している. したがって, MOS 抵抗を用いた樹状突起モデルでも LTP, 及び LTD を誘発可能であることを確認した.



(a) Long-term potentiation.



(b) Long-term depression.

Figure 4. Characteristics of Change of action potential of the dendrite model.

### 3. まとめ

今回, 能動的樹状突起モデルの IC 化について検討を行った. その結果, MOS 抵抗を用いた場合, ポリシリコン抵抗を用いる時に比べて抵抗の面積を 3/100 に削減できること, IC 化の際の能動的樹状突起モデルの占有面積を 51%削減できることを示した.

今後, 能動的樹状突起モデルを用いたニューラルネットワークについて検討する予定である.

謝辞 本研究の一部は日本大学学術研究助成金(総合研究「総 11-002」)の援助を受けて行われた. また, 本研究は東京大学大規模集積システム設計教育センターを通し, 日本ケイデンス株式会社, オンセミコンダクタ株式会社の協力で行われたものである.

### 4. 参考文献

- [1] G. Bi and M. Poo : “Synaptic Modifications in Cultured Hippocampal Neurons: Dependence on Spike Timing, Synaptic Strength, and Postsynaptic Cell Type”, The Journal of Neuroscience, Vol.18, pp.10464-10472 1998
- [2] 山田郁・清水昭宏・関根好文 : 「STDP 特性を有する能動的樹状突起ハードウェアモデル」, 電学論(C), Vol.130, No.11 pp.1938-1943, 2010.