C-1

低温酸化処理による SiO2 膜の電気的ストレス耐性向上

Improvement of Electrical Stress Resistance of SiO₂ film by Low-Temperature Oxidation Treatment

○足利佳治1,高橋芳浩2 *Yoshiharu Ashikaga1, Yoshihiro Takahashi2

Abstract: The influence of oxidation temperature on TDDB characteristics of MOS structure was investigated. It was confirmed that the time for dielectric breakdown by electrical stress could be improved by decreasing process temperature during oxidation.

1. 序論

宇宙空間などの放射線環境において MOSFET を使用すると、電離放射線の吸収線量増大と共に酸化膜中の電 荷トラップ密度や界面準位密度が増加することにより、しきい値電圧の変動、相互コンダクタンスの低下、酸化膜 リーク電流(Radiation Induced Leakage Current: RILC)の増大が生じる.トータルドーズ効果の耐性向上手法とし て,酸化膜中への窒素やフッ素の添加 [1,2],低温酸化プロセスの適用 [3]などが報告されている.中でも低温酸 化は、他に比べて単純なプロセスで大きな効果が得られている.一方、リーク電流の増大は電気的ストレスによっ ても引き起こされ(Stress Induced Leakage Current: SILC), RILC と SILC の特性は類似していること, また SILC が 小さい酸化膜は長期信頼性に優れる(絶縁破壊に至る時間が長い)ことなどが知られている. すなわち, 耐放射線 性に優れた酸化膜は、地上でも長期信頼性に優れた酸化膜である可能性が高いと考えた.特に、膜厚数 10nm 程度 の比較的厚い酸化膜を有するパワー半導体では低いリーク電流および長期信頼性が求められている.

そこで本研究では、低温酸化が比較的厚い酸化膜の長期信頼性に及ぼす影響に着目した.ただし、低温酸化に より厚い酸化膜を成膜するためには非常に長時間が必要となる.そこで我々は,高温酸化により比較的厚い酸化膜 を形成後,酸化温度を低下させるプロセスが,長期信頼性に及ぼす効果について評価した.

2. 実験方法

抵抗率 0.8~1.2Ωcm, 面方位<100>, 12mm 四方の n-Si 基板を RCA 洗浄後, Table 1 に示す 2 つの酸化条件で乾 燥酸化を行った.条件1では1000℃, 30minの酸化後,窒素中で 30minの熱処理を行った.条件2では1000℃, 25min の酸化後,800℃で長時間の低温酸化を行なうことにより条件1と同程度の膜厚とし、その後、同温度の窒 素中で熱処理を行った.酸化膜成長後,真空蒸着法により直径 300μmの Al ゲート電極を形成し MOS 構造を作製 した. 各試料に対して電流-電圧特性測定,および定電流の条件で絶縁破壊に至る時間を測定することにより,長 期信頼性について評価した.

Process condition	Oxidation condition	Annealing conditions
#1	1000°C/30min	1000°C/30min
#2	1000°C/25min,800°C/2h	800°C/30min

3. 結果·考察

エリプソメータにより酸化膜厚を測定した結果、どちらの条件でも 38~41nm であることを確認した.

Fig.1に,各酸化条件で成膜した MOS 構造のリーク電流特性を示す.なお,半導体表面が蓄積状態となるよう, 基板に対してゲートに正電圧を印加した.結果より酸化温度の低温化により,低電界領域でのリーク電流密度が1 桁程度増大することがわかった.なお、約6MV/cm以上の電界における電流の増大はFNトンネル電流によるもの である.また,ストレス電流を70µA/cm²(8MV/cmに対応した電流)と設定した.

Fig.2に、各試料における定電流ストレス時間に対するゲート電圧の変化を示す.全試料において、ストレス時間と 共に印加電圧が増大することが分かる.これは、Siから注 入された電子の一部が絶縁膜中に蓄積されたことにより界 面近傍の電界が減少し、同じ電流を流すために必要な電圧 が増大したことによるものである.なお、ゲート電圧の急 激な減少は絶縁破壊を意味しており、この状態に至る時間 を絶縁破壊時間と定義した.

Fig. 3 に各条件で製膜した酸化膜の絶縁破壊時間分布を 示す. 横軸は絶縁破壊時間,縦軸はその破壊時間以内で破 壊したデバイスの割合を示している. 条件 1 の結果に比べ て,条件 2 の結果は右側(長時間側)にシフトしており, 絶縁破壊時間が 2 倍以上に改善したことを示す. これより, 酸化膜成膜中の酸化温度の低下により,電気的ストレス耐 性が大きく向上可能であることを確認した. しかし,条件 2 のプロットの傾きは条件 1 より小さくなっていることがわ かる. これは絶縁破壊時間の「ばらつき」が大きいことを 意味するものである.

この絶縁破壊時間のばらつきは、素子作製直後における リーク電流特性の試料間でのばらつきが原因ではないかと 考え、各素子におけるリーク電流特性と絶縁破壊時間の相 関について検討した. Fig.4に、条件2で作製した試料にお ける、絶縁試験前のリーク電流特性、および対応する絶縁 破壊時間を示す.結果より、低電界領域からFNトンネル領 域に遷移する 6MV/cm 程度の電界におけるリーク電流が低 いグループ①と、高いグループ②の2 種類の試料に分類さ れることを確認した.更に、グループ②の試料において長 い絶縁破壊時間が観測されることがわかった.なお、その 理由に関しては現在検討中である.

<u>4. まとめ</u>

酸化温度の変化が酸化膜の長期信頼性に及ぼす影響に ついて検討した.その結果,酸化途中の温度低下により絶 縁破壊時間が2倍程度増大可能であることを確認した.今 後,電気的ストレス耐性向上に向けた酸化条件の最適化を 目指すと共に,耐性が向上する要因についても検討する.

5. 参考文献

- [1] F.L. Terry, Jr. et. al. IEEE EDL-4, No.6, p.191, 1983.
- [2] J.R. Cricchi et. al. Appl. Phys. Lett., Vol.19, No.3, p.49, 1971.
- [3] 井上正範 他,応用物理学会シリコンテクノロジー, No.170, p.20, 2014.3.





Figure 4. Leakage current of MOS structures fabricated by condition #2.